

Implementación Física, Síntesis RTL, Displays y Comandos AT

FPGA Intel MAX 10 · Terasic DE10-Lite · Quartus Prime



Chuzon Wickham, Renzo Felipe
Rivera Flores, Jorge David
Rodriguez Vasquez, Andrea Alexandra



¿QUÉ CONSTRUIMOS?

Visión General del Sistema

Intel MAX 10
10M50DAF484C7G

OBJETIVO DEL PROYECTO

Sistema que detecta teclas de un teclado matricial 4×4, las muestra en 4 displays de 7 segmentos y ejecuta comandos AT para controlar hardware físico.

Es como una cerradura digital:

ingresas 4 caracteres → el sistema reconoce el comando → enciende o apaga un LED.



Led
encendido

50 MHz

Reloj Maestro FPGA

1 kHz

Clock Enable (Tick)

4×4

Teclado Matricial

ARQUITECTURA DEL SISTEMA

Flujo completo: teclado → registros → displays → ejecución de comandos.

01 Escaneo Del Teclado

FSM multiplexa las 4 filas del teclado en bajo (0).
Filtro digital de 20 ms elimina rebotes mecánicos.
Clock Enable a 1 kHz.

02 Registro De Teclas (Ascii)


Las coordenadas {fila, columna} se decodifican a código ASCII de 8 bits.
Se guardan en un banco de 4 registros: reg0 → reg3.

03 Visualización 7 Segmentos

Lectura natural izquierda→derecha:
reg0→HEX3, reg1→HEX2, reg2→HEX1, reg3→HEX0.
Módulo decodificador ASCII→segmentos.

04 Ejecución De Comandos At

Compara 32 bits simultáneos.
A001 → LED encendido (LED0).
A000 → LED apagado. Respuesta inmediata y combinacional.



CLOCK ENABLE

¿Por qué no usamos un Ripple Clock?

⚠ El Problema

La FPGA corre a 50 MHz, pero el teclado y los displays solo necesitan ~1 kHz. Dividir el reloj con un contador y usarlo directamente (Ripple Clock) genera problemas de metaestabilidad y sincronía en hardware real.

✓ La Solución

Se usa un único reloj de 50 MHz para todo el circuito. Un contador genera una señal tick_1ms (1 pulso cada 50,000 ciclos). La lógica solo avanza cuando tick_1ms = 1. Así evitamos múltiples dominios de reloj.

CÓDIGO VERILOG:

```
reg [15:0] cont_1ms;
wire tick_1ms = (cont_1ms == 16'd49_999); // 1 pulso cada 50,000 ciclos

always @(posedge clk or negedge reset) begin
    if (~reset) cont_1ms <= 16'd0;
    else if (tick_1ms) cont_1ms <= 16'd0;
    else cont_1ms <= cont_1ms + 1'b1;
end
```

MÁQUINA DE ESTADOS (FSM)

Escaneo de filas del teclado matricial 4×4.



↪ *Ciclo continuo (cada tick_1ms = 1 ms)*

¿Cómo se detecta una tecla?

1. La FSM activa UNA fila en bajo (0), las demás en alto (1).
2. Si una tecla está presionada, esa columna cae a 0 → detectamos la intersección {fila, col}.
3. El decodificador combinacional evalúa {estado_actual, col} y produce el código ASCII correspondiente.
4. Ejemplo: S0 + col=4'b1110 → Tecla '1' → ASCII 0x31

FILTRO ANTIRREBOTE Y BANCO DE REGISTROS

Cómo se captura y almacena cada tecla presionada.

Filtro Antirrebote de 20 ms

Problema real:

Al presionar una tecla, el contacto mecánico rebota generando múltiples pulsos en los primeros 5-20 ms.

Solución:

Un temporizador de 20 ciclos ($\times 1 \text{ ms} = 20 \text{ ms}$) bloquea la escritura mientras la tecla permanece activa.

pulso_escritura = tecla_detectada AND NOT tecla_bloqueada

Estado de tecla_bloqueada:



Banco de 4 Registros de 8 bits

ptr_direccion (2 bits) indica dónde escribir:

reg0	ptr=00 0x41 = 'A'	→ HEX3 (izquierda)
reg1	ptr=01 0x30 = '0'	→ HEX2
reg2	ptr=10 0x30 = '0'	→ HEX1
reg3	ptr=11 0x31 = '1'	→ HEX0 (derecha)

Ejemplo: ingresar A001 → reg0='A', reg1='0', reg2='0', reg3='1'

DECODIFICADOR ASCII

Cómo se muestra cada carácter en los displays físicos.

Lógica del Módulo decodificador_7seg

- El submódulo recibe el código ASCII (8 bits)
- Un case combinacional (always @(*)) lo mapea a un patrón de 7 bits para los segmentos a-g
- Display ánodo común: 0 = segmento ON, 1 = OFF

4 instancias del mismo módulo:

u3 (reg0 → HEX3) u2 (reg1 → HEX2)

u1 (reg2 → HEX1) u0 (reg3 → HEX0)

```
8'h30: seg = 7'b1000000; // '0'
```

```
8'h31: seg = 7'b1111001; // '1'
```

```
8'h41: seg = 7'b0001000; // 'A'
```

```
8'h42: seg = 7'b0000011; // 'B'
```

```
8'h43: seg = 7'b1000110; // 'C'
```

```
8'h00: seg = 7'b1111111; // Apagado
```

Tabla de caracteres soportados

Char	seg[6:0]
'0' 1000000	'1' 1111001
'2' 0100100	'3' 0110000
'4' 0011001	'5' 0010010
'6' 0000010	'7' 1111000
'8' 0000000	'9' 0011000
'A' 0001000	'B' 0000011
'C' 1000110	'D' 0100001
'E' 0011100	'#' 1001000

EJECUCIÓN DE COMANDOS AT

El corazón del sistema: control de hardware mediante comandos de 4 caracteres.


Mecanismo: Comparación simultánea de 32 bits

El circuito evalúa en paralelo los 4 registros de 8 bits ($\text{reg0} + \text{reg1} + \text{reg2} + \text{reg3} = 32$ bits totales). No es secuencial — es lógica combinacional pura, responde al instante en que se ingresa el 4to carácter.

Comando ON: A001




● → **led_accion = 1 (LED ENCENDIDO)**



Comando OFF: A000



○ → **led_accion = 0 (LED APAGADO)**



ASIGNACIÓN DE PINES (PINOUT)

Mapa de conexiones exacto en Quartus Prime · Voltaje 2.5V

SEÑAL HDL	TIPO	PIN FPGA	DESCRIPCIÓN
clk	Input	PIN_P11	Oscilador interno de 50 MHz
reset	Input	PIN_B8	Pulsador KEY0 (activo en bajo)
col[0..3]	Input	PIN_AB5-AB8	Columnas del teclado matricial
row[0..3]	Output	PIN_AB9-AA12	Filas del teclado matricial
led_accion	Output	PIN_AS	LED Rojo LEDR0 (verificación)
disp0[0:6]	Output	HEX0 (fijos)	Display HEX0 → Registro 3 (derecha)
disp1[0:6]	Output	HEX1 (fijos)	Display HEX1 → Registro 2
disp2[0:6]	Output	HEX2 (fijos)	Display HEX2 → Registro 1
disp3[0:6]	Output	HEX3 (fijos)	Display HEX3 → Registro 0 (izquierda)

REPORTE DE RECURSOS QUARTUS

Reporte de recursos físicos ocupados en la FPGA Intel MAX 10.

234 / 49,760

Elementos Lógicos (LUTs)

Total logic elements · < 1%

55 registros

Registros Dedicados

Flip-Flops · —

39 / 360


Pines de I/O

I/O Pins usados · 11%

0 / 1,677,312

Memoria RAM (Block)

Block RAM bits · 0%




The screenshot shows the Quartus IDE interface with the 'Compilation Report - controlador_teclado_AT' window open. The 'Flow Summary' tab is selected, displaying a table of compilation statistics. The table lists various resources and their usage, including logic elements, registers, pins, and memory. The 'Total logic elements' row shows 234 / 49,760 (< 1%), 'Total registers' shows 55, 'Total pins' shows 39 / 360 (11%), and 'Total memory bits' shows 0 / 1,677,312 (0%).

Flow Summary	
<<Filter>>	
Flow Status	Successful - Sun Jun 7 18:05:35 2026
Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision Name	controlador_teclado_AT
Top-level Entity Name	controlador_teclado_AT
Family	MAX 10
Device	10M50DAF484C7G
Timing Models	Final
Total logic elements	234 / 49,760 (< 1 %)
Total registers	55
Total pins	39 / 360 (11 %)
Total virtual pins	0
Total memory bits	0 / 1,677,312 (0 %)
Embedded Multiplier 9-bit elements	0 / 288 (0 %)
Total PLLs	0 / 4 (0 %)
UFM blocks	0 / 1 (0 %)
ADC blocks	0 / 2 (0 %)

*Reporte de recursos utilizados extraído
de Quartus*

ANÁLISIS DE LAS MÉTRICAS

En la simulación se evaluó el tiempo de multiplexación del controlador del teclado.



Detección de tecla pulsada: 1110

Secuencia de escaneo activada (1101, 1011, 0111).

Ninguna tecla está siendo presionada.

**¡MUCHAS
GRACIAS!**